2024年6月16日 星期日

MIPI RFFE器件Vio漏電測試 : 二分之一Vio電壓漏電問題

     人在講湖走哪有不踩雷,器件賣多了再好的品質多少也都會有損壞,RMA(Return Material Authorization)也就是客退樣品分析處理,在處理客退樣品射頻器件一般通用的處理流程為:

1.      複製失效條件

2.      出產程式複測

出產程式複測這個動作就包含RMA樣品每個I/O Pin IV curve檢查,因為這是器件在出廠前一定會測試Open TestLeakage Test,這個動作本身就是在測試IV curve的正電壓極特性(Leakage漏電)與負電壓極(ESD保護二級管導通電壓)的特性,如果有異常那就可以從電性的行為與亮點分析往下進行分析。

    但是MIPI RFFEVio, DATACLK三個Pin,在測試Vio Pin就常有朋友在問 :

為什麼測試Vio漏電流的時候每次測試的數值總是不一樣

為什麼CLKDATA與要接GND或接Vio? 不然漏電值還會常常飄來飄去

這個問題想想似乎在前一份工作也遇到幾次,無論是客退RMA分析或在平臺上還遇到實際應用漏電異常,今天就間單介紹一下MIPI RFFE Vio漏電測試與 CLKDATA之間的關係。

 

緩衝器Buffer與反相器Inverter

    這裡要介紹一下緩衝器Buffer與反向器Inverter,在數位電路裡訊號只有High 1 or Low 0兩個狀態,但實際上這個High 1一般是指訊號等於Vio (常見有5.0V, 3.3V, 1.8V, 1.2V這幾個電位),  0 Low當然就是指訊號為0V,以5.0V系統為例,當訊號從控制端傳送過來,如果中間有一些衰減原本5.0V訊號剩下70% 3.5V,在接收端第一個電路通常會在把這電壓放大到5.0V然後在傳送到內部的電路使用。



    緩衝器(Buffer)可以用很多邏輯電路來構成,但最常見的是用兩個反向器(Inverter)串連實現,反相器也可以想像成負相緩衝器,當輸入訊號為High輸出訊號為Low,反之輸入訊號為Low輸出訊號為High


    但為什麼要這麼麻煩設計串連兩個反相器來達成一個正相器呢?這是因為CMOS本身天生就適合製作反向器,一個NMOS與一個PMOS串聯就是一個反相器電路,網路上分析反相器的工作原理搜尋一下關鍵字CMOS Inveter就會跳出很多文獻,懶得找的可以參考一下[1]

    如下圖為一個PMOSNMOS組成的反相器,電路架構與動作原理很簡單,

a.      當輸入VIN0V的時候,PMOS會導通NMOS會關閉,輸出VOUT會等於Vio,

b.     當輸入電壓為Vio的時候,PMOS未關閉NMOS會導通,輸出VOUT會被被拉到GND



    這裡用一個PMOSNMOS Vt1V尺寸相同的電路,觀察一下輸入電壓VINVOUT還有Drain_Current的變化:

a.      VIN0V開始增加超過Vt 1V的時候,NMOS會開始要打開,但因為PMOS Vt也是1V, PMOS開啟的強度遠高於NMOS,所以輸出VOUT還是由PMOS主導。

b.     VIN持續增加到二分之一 Vio的時候,這時候PMOSNMOS呈現半開啟狀態,Drain Current會消耗最大的電流,這個如果想知道更多細節的朋友可以搜尋cmos inverter short-circuit這關鍵字就會有很多相關的文章[3][4]



Vio漏電流忽大忽小

    所以當量測Vio的時候,DATACLK如果處在這段曖昧的電壓範圍,Vio就會有明顯的漏電,因為當DATACLKfloating的時候,本身Slave端是Gate會看到高阻值,如果沒有設計pull-uppull-down電阻,電荷被一直維持住直到下次Master強制拉高或拉低。

    系統上如果Transceiver (Master)在不工作的時候被分配高阻抗(floating)狀況,此時有可能會有漏電的情形發生,當你用電錶去量測DATA or CLK的時候,因為電錶的阻抗會提共一個放電路徑,變成一個Pull-Dwon 電阻的做用,所以常常你會發現點下去電流又正常了,但放開還是正常的。

    所以在量測RFFE Vio漏電為什麼要給定DataCLK一個特定的電位,不然這個殘壓是不能預測與控制,量測到的亮點與漏電流都是…”正常行為

 



    最後有朋友如果有疑問是不是在反相器之前接個史密特Schmitt-trigger這沒有這個問題了,其實也是會有只是發現的電壓與與range會有所不同,有興趣的朋友可以看看[5][6]

 

參考文獻

[1] What is a CMOS Logic IC?

https://toshiba.semicon-storage.com/us/semiconductor/knowledge/e-learning/cmos-logic-basics/chap2/chap2-1.html

[2] MOSFET Amplifier

https://www.electronics-tutorials.ws/amplifier/mosfet-amplifier.html

[3] Low-Power IC Design: Techniques and Best Practices

https://www.ansys.com/blog/low-power-ic-design-techniques-best-practices

[4] Power Consumption in CMOS Circuits, Short-circuit power

https://www.intechopen.com/chapters/82415

[5] https://www.ti.com/video/5794892144001

https://www.ti.com/video/5794892144001

[6] https://www.youtube.com/watch?v=PJoZmUiW9NM

Advanced VLSI Design: Interfacing Circuits – Part-2, Schmitt Triggers

熱門文章