現代通訊系統最後都是轉成0與1的訊號，數位通訊系統最後關心就是Bit Error Rate BER%，通訊上多少會有一些訊號掉包失真，但現代通訊都保留糾正碼，所以最後關心傳輸能不能成功只需要看BER(%)，任何通訊系統都可以繪製BER(%) vs Eb/No [1]，這個Eb/No本質上就是訊雜比SNR Signal to Noise Ratio，例如我們需要BER小餘10^-3，不同的調變訊號(Modulation)會有不同的Eb/N0 or SNR要求，例如16QAM需要的Eb/N0為11dB，如果調變提升到256QAM就需要拉高到18dB才能維持一樣的錯誤率。
射頻系統每個子電路都是一個獨立的學問，但弄到最後無論是在處理發射與接收其實都可以簡化成訊號與雜訊比SNR，下圖為一個射頻接收系統方塊圖，中間經過了LNA、Mixer還有PLL本身的相位雜訊(Phase Noise)等等影響，但這些影響最後都是反應在最後出的訊雜比SNR_OUT。
有些朋友可能會想到，如果是濾波器還能說插損I.L.是在看訊雜比，但以射頻功率放大器PA來說不是要看線性度P1dB, IIP3, AMPM, 記憶效應Memory
Effect等等線性度指標嗎? 不是只有看訊雜比吧
? 功率放大器或射頻元件的線性度但想想最後失真是怎麼判定，就是訊號輸出So比上訊號輸入Si，長的不一樣的部分都可以把它當作”雜訊”加在原本的訊號上，所以本質上還是在看訊雜比。，
以上都是在討論Analog類比訊號，但最後訊號處理都是要經過ADC採樣後變成數字訊號，討論ADC都會提到量化雜訊quantization
noise :
SNR = 6.02N+1.76dB
N為ADC的BIT數，所以簡單來說1 Bit ADC SNR為6*1dB，如果是4 Bits ADC SNR就會到6*4=24dB [2]，那這些數據到底要怎麼用說實在我還真的沒有想過?
往前一步是數位訊號，往後一步是類比訊號，但中間轉換要怎麼看呢?
實驗一:
ADC在學校也是一門獨立的學科，看了很多也問了AI好像懂了，但又好像霧裡看花似懂非懂，這時候最好的方法那就是實驗觀察看看，工具部分原本選擇Python但最後還是選擇Excel，安裝Python還是有一點點門檻，Excel相對普及，這實驗的Excel檔案會放在雲端有興趣的朋友可以下載來自己觀察看看。
我們用Excel模擬一個 3 BIT ADC電壓輸入與輸出範圍為0V ~ 2V，沒有功率的時候時候DC準位為1V，用IF()函數設定輸入與輸出電壓的範圍，以一個剛好掃滿ADC輸入的正弦波訊號，ADC採樣後會有一點點失真但整體還是能夠觀察出正弦波的樣子。
經過FFT轉後後計算整個ADC輸出的功率，這過程可以參考之前寫過如何計算FFT後的頻譜功率[3]，這包含幾個參數:
1. DC
PW
2. Signal
PW
3. Total
PW
這裡不考慮DC功率，只需要考慮訊號功率Signal PW與Total PW，因為非訊號以外的功率就是雜訊功率:
1. Noise
PW : Total PW – Signal PW
這樣主角都有了，所以進行FFT轉換後輸出訊號功率Signal PW為-2.6dBm，其他頻譜不包含DC部分定義為雜訊功率-25dBm，計算出來的訊號雜訊比為22.3dB，這個與理論值6*3+1.76 =
19.76dB相似。
實驗二:
但現實訊號輸入訊號不可能是Noise Free，SNR_IN不可能為無限大，都會帶有背景噪聲或熱噪聲，利用Excel Rad()函數產生一個雜訊，輸入訊號訊雜比SNR_IN為8.1dB，上面提到通訊系統到最後在意的是這一點，射頻工程師RF Link
Budget計算把整體鏈路NF控制到一定程度8.0dB帶有餘量，但最後因為經過ADC後 SNR變差那不是搞了個寂寞嗎？
到目前為主討論都是雜訊功率或是整個系統的NF影響，但是條件都是輸入訊號剛好頂到ADC輸入最大範圍(Full Scale)，實際上訊號加雜訊有超過ADC一點，如實驗二 ADC_IN藍色訊號，但如果維持一樣的SNR_IN，訊號與雜訊都同步變小呢?
實驗三:
維持SNR_IN把雜訊功率降低到-25dBm，這個是實驗一的輸出雜訊功率，預期上雜訊功率會有疊加的效果-25dBm +-25dBm = -22dBm，結果輸出雜訊為-20.1dBm比預期的高，輸出的SNR_IN訊雜比為3.9dB，此時代表訊號已經太小，ADC的量化雜訊已經影響了原本射頻訊號的品質。
實驗四:
我們把整個增益往上加到輸入雜訊功率為6dB ADC滿擺幅下的雜訊功率 -19dBm，射頻有幾個常用的功率相加值，例如兩個功率相差0dB相加會多3dB,，兩個功率相差 -6dB功率會增加1dB，兩個功率相差
-10dB功率會增加0.5dB，這個常出現在評估多出額外的雜訊整體雜訊功率會增加多少? 也就是常聽到的desense會惡化多少，一般來說會抓10dB也就是0.5dB內，鬆一點可能就放寬到1.0dB。
小結:
所以訊號經過RF Receiver後，Gain增益要足夠大到超過ADC的量化噪聲6dB以上，但訊號也不能太大讓ADC飽和，所以往上要考慮訊號的PSRR，ADC當然BIT越多越好，整體的量化噪聲會比較小，增益的範圍也會比較好控制，往上往下Margin都會拉開，但事情總是一體兩面，如果BIT數太多那整體的耗電與速度就會受到限制。
對了這裡都是討論理想ADC BIT數情況下，ADC還有一個重要的指標ENOB等校位元數，實際8 BIT ADC可能等校的上只有6.5 BIT，後面附上幾篇我覺得不錯的文章，有興趣的朋友可以延伸閱讀。
參考文獻
[1] 林福林, 新通訊元件雜誌,
探討接收系統等效雜訊底層 26招功夫逐步破解雜訊指數https://www.2cm.com.tw/2cm/zh-tw/tech/4757840E932B4324BF92C1F446DD4DED
[2] Walt Kester, ANALOG DEVICES Application Note,
MT-001 TUTORIAL, “Taking the Mystery out of the Infamous Formula, "SNR =
6.02N + 1.76dB," and Why You Should Care”
[3] MacGyFu Blog, “ 離散傅立葉轉換後頻譜功率計算:
負頻成分的考量 DFT/FFT Scale Factor 2/N or N for Spectrum
Power Calculation?”.
https://emilymacgyfu.blogspot.com/2019/02/dftfft-scale-factor-2n-or-n-for.html
[4] Thomas Neu , TI Application Note, “ADC 雜訊指數如何影響 RF 接收器設計”
[5] Blog, ADC quantization + thermal noise
https://dsp.stackexchange.com/questions/52646/adc-quantization-thermal-noise
[6] 實驗Excel連結 Google Drive
[7] 實驗Excel連結百度雲盤
链接:
https://pan.baidu.com/s/17XZ-8FGrgWG5fWkGpMPP5g 提取码:
dewc
