2024年7月4日 星期四

射頻器件的功率耐受度與調製波型的關係?要用CW, Pulse Mode還是Modulation Signal測試驗證呢?

     最近跟朋友討論了一個問題,射頻器件規格書都會寫最大承受的功率Max Input Power是多少dBm? 以射頻開關開關(RF Switch),每一家寫的都不太一樣點解”? 其實有時候這還挺令人困惑的,在網上找國際射頻大廠Qorvo為例,[1] QM12114 SP4T RFFE GSM High Power Switch寫了 39dBm, Duty Cycle 25% 但卻沒有標注是什麼測試波型與Frame Length時間多長?

    雖然在手機射頻這一行待久的老屁股可能可以猜到應該是指GSM系統下2 Slots的時間為2/8乘以Frame Length 4.62ms,但因為GSM這系統也差不多要走入歷史,對於新朋友可能會覺得不夠嚴謹。



另外一個產品寫了[2] QPC3025 High Power SPDT寫的是Duty Cycle 10%, 5ms period,沒有寫什麼調製波型但標注了時間週期Period5ms,也就是測試時間為0.1*5ms = 500us持續時間。



再看一個[3] Qorvo RFSW1012 Broadband SP2T 寫了兩種CWLTE, 9dB PAR, 1%,這個就算寫的比較清楚一點(?),但一樣都是射頻開關為什麼這三個產品最大輸入功率(Maximum RF Input Power)定義的測試條件都不太一樣呢?



訊號大小與持續時間

    規格書中AMR Absolute Maximum Ratings所標注的指標,無論是電壓Voltage, 電流Current或射頻訊號(RF Power)都在講差不多的事情,射頻功率(RF Power) P也是V電壓與I電流的的乘積P=I*V,所已知道一個就知道另外一個,以[4] JEDEC JEP174 的定義AMR如下圖,其實這個圖好像講了但又好像沒講,到底餘量要留多少呢?

    以一般HBT制程功率放大器為例,最大電壓Maximum Absolute Voltage一般在6V,但要直接觀察到電路直接掛掉電壓可能要加到2(12V)才會直接掛掉,但退到10V可能是概率掛(Probability%),這個概率跟持續時間有關,時間就項次數一樣,測試時間越久掛的機率就越大,這個概念跟測試加速因數(Acceleration Factor)其實是一樣,加速因數在評估器件能用多久是很重要(Life Time),這個有機會再跟大家介紹。



    無論是電壓還是射頻功率,實際測試上會得到類似下圖曲線,假設其他的條件固定失效概率與時間會成一個指數關係(這個指數關係就是加速因數),例如測試一個開關功率一上到39dBm馬上掛,但功率退一點37dBm可能可以撐30分鐘,再退一點36dBm可能測到女朋友都分手了器件還沒掛。


平均功率與峰值功率

    現代調製訊號裡面功率是有大有小,下面用一個簡化的調製訊號來說明,實際上LTE or 5G 這種OFDM調製會比這個複雜些,峰值功率大小與持續時間跟頻寬與QAM數有關,但其實原理都大差不差,不影響理解。

    如下有5symbol的訊號,相位相同但相對大小不同,可以把這5Symbol一樣劃在IQ domain上,可以想像成為256QAM的其中一段訊號,假設這5Symbol的平均功率輸出為24dBm,但最大的Symbol30dBm,一般會描述此調製訊號的峰值功率為30dBm或平均與峰值比PARR6dB那如果要評估一個射頻開關(RF SWITCH)能不能適用這個調製波型應該如何驗證呢?

 



連續波CW與脈衝模式Pulse Mode

    以上面的案例最簡單的想法是用連續波CW來驗證,CW一般會理解為未調製正弦波,以下有兩個射頻訊號,兩個訊號的載波頻率相同,上面的訊號為持續一個Symbol的時間其它時間關閉,可以描述為:

Duty Cycle = 1/5 20%, Period = 5 symbol time

下面就是連續波也就是Duty Cycle 100% ,實際開關看到的電壓相同,但這兩個結果實際上會有差距。



    [5] pSemi 射頻開關PE42525的規格書舉例說明,Maximum Input Power標注了兩種調製波型CWPulse ModePulse Mode有標注明確的時間為Duty Cycle 5%, Period 4620us, 以上面的舉的例子你可以想成他一個Symbol開了231us,一個Slot4620us這麼長。

    pSemi這顆器件來CW會比Pulse Mode3dB,注意這裡只是要強調CW一般都會比Pulse Mode來的惡化,但具體相差多少個dB這個每個器件是不一定的,取決實際掛掉的原因是因為廢熱造成金屬直接溶毀還是因為時間太久某個器件電壓又在臨界崩潰(Breakdown)

   但評估上要用CW還是Pulse Mode訊號呢?如果用了CW可能會低估器件能力,要去選用一個功率比實際應用高上不少的器件,這個通常就是晶片面積增加或要選用更好的材料,最後導致成本上升….但用Pulse Mode如果掛了,造成項目延遲那年底不就汽車變摩托。

 




GMSKPulse Mode

    這裡補充一下銳石創芯RadRock有些規格書會用GMSK來測試驗證,[6] GMSK的調製訊號是FSK的一種,在傳輸10的時候分別是代表兩種頻率,所以如果你把訊號放大來看會類似以下的波型,因為這個偏移實際上與載波相比是非常小的比例,下圖是為了方便解說弄誇張一點,實際訊號資料10110…會用PN碼或PRPseudo Random Code,但對器件來說看到的RF峰值功率其實沒有差別,Pulse Mode 就有點類似全部都是1或全部都是0GMSK訊號。



定量測試與定性測試

    那回到一開始的問題,要用什麼訊號來評估才正確呢?常見的方法有以下三種,第一種與第二種比較類似定量評估,器件是個通用器件,實際上不確定會應用在哪一種調製波型,所以實際上要用在LTE訊號,知道平均功率與峰值功率並且知道出現的時間週期,就可以拿12的資料來初步評估。

1.      CW

2.      Pulse Mode, Duty Cycle and Period?

3.      Modulation Signal (ex LTE signal, 5GNR Signal)

    但如果一開始設計就是要給5G使用,那更直接的方式就是直接使用5G的調製波型來測試驗證,得到的答案會是更直接,但這個方法再實際量測驗證上是比較麻煩的,尤其是大功率開關器件,實驗室要找到線性度這麼高的功率放大器成本會太高,所以大部分還是以定量的測試驗證為主,如果有技術問題可以也歡迎洽詢銳石銷售技術服務團隊。

 

參考資料

[1] Qorvo, QM12114 SP4T RFFE GSM HIGH POWER SWITCH, DATASHEET

https://www.qorvo.com/products/p/QM12114

[2] Qorvo, QPC3025 0.03 - 4.2 GHz High Power, Reflective SPDT Switch

https://www.qorvo.com/products/p/QPC3025

[3] Qorvo, RFSW1012, 5 - 6000 MHz Broadband SPDT Switch

https://www.qorvo.com/products/p/RFSW1012

[4] JEDEC, JEP174, UNDERSTANDING ELECTRICAL OVERSTRESS – EOS

[5] pSemi, PE42525, UltraCMOS® SPDT RF Switch, 9 kHz–60 GHz

[6] GMSK, What is GMSK Modulation - Gaussian Minimum Shift Keying

https://www.electronics-notes.com/articles/radio/modulation/what-is-gmsk-gaussian-minimum-shift-keying.php

[7] RADROCK, sales@radrocktech.com

https://www.radrocktech.com/

 

2024年6月16日 星期日

MIPI RFFE器件Vio漏電測試 : 二分之一Vio電壓漏電問題

     人在講湖走哪有不踩雷,器件賣多了再好的品質多少也都會有損壞,RMA(Return Material Authorization)也就是客退樣品分析處理,在處理客退樣品射頻器件一般通用的處理流程為:

1.      複製失效條件

2.      出產程式複測

出產程式複測這個動作就包含RMA樣品每個I/O Pin IV curve檢查,因為這是器件在出廠前一定會測試Open TestLeakage Test,這個動作本身就是在測試IV curve的正電壓極特性(Leakage漏電)與負電壓極(ESD保護二級管導通電壓)的特性,如果有異常那就可以從電性的行為與亮點分析往下進行分析。

    但是MIPI RFFEVio, DATACLK三個Pin,在測試Vio Pin就常有朋友在問 :

為什麼測試Vio漏電流的時候每次測試的數值總是不一樣

為什麼CLKDATA與要接GND或接Vio? 不然漏電值還會常常飄來飄去

這個問題想想似乎在前一份工作也遇到幾次,無論是客退RMA分析或在平臺上還遇到實際應用漏電異常,今天就間單介紹一下MIPI RFFE Vio漏電測試與 CLKDATA之間的關係。

 

緩衝器Buffer與反相器Inverter

    這裡要介紹一下緩衝器Buffer與反向器Inverter,在數位電路裡訊號只有High 1 or Low 0兩個狀態,但實際上這個High 1一般是指訊號等於Vio (常見有5.0V, 3.3V, 1.8V, 1.2V這幾個電位),  0 Low當然就是指訊號為0V,以5.0V系統為例,當訊號從控制端傳送過來,如果中間有一些衰減原本5.0V訊號剩下70% 3.5V,在接收端第一個電路通常會在把這電壓放大到5.0V然後在傳送到內部的電路使用。



    緩衝器(Buffer)可以用很多邏輯電路來構成,但最常見的是用兩個反向器(Inverter)串連實現,反相器也可以想像成負相緩衝器,當輸入訊號為High輸出訊號為Low,反之輸入訊號為Low輸出訊號為High


    但為什麼要這麼麻煩設計串連兩個反相器來達成一個正相器呢?這是因為CMOS本身天生就適合製作反向器,一個NMOS與一個PMOS串聯就是一個反相器電路,網路上分析反相器的工作原理搜尋一下關鍵字CMOS Inveter就會跳出很多文獻,懶得找的可以參考一下[1]

    如下圖為一個PMOSNMOS組成的反相器,電路架構與動作原理很簡單,

a.      當輸入VIN0V的時候,PMOS會導通NMOS會關閉,輸出VOUT會等於Vio,

b.     當輸入電壓為Vio的時候,PMOS未關閉NMOS會導通,輸出VOUT會被被拉到GND



    這裡用一個PMOSNMOS Vt1V尺寸相同的電路,觀察一下輸入電壓VINVOUT還有Drain_Current的變化:

a.      VIN0V開始增加超過Vt 1V的時候,NMOS會開始要打開,但因為PMOS Vt也是1V, PMOS開啟的強度遠高於NMOS,所以輸出VOUT還是由PMOS主導。

b.     VIN持續增加到二分之一 Vio的時候,這時候PMOSNMOS呈現半開啟狀態,Drain Current會消耗最大的電流,這個如果想知道更多細節的朋友可以搜尋cmos inverter short-circuit這關鍵字就會有很多相關的文章[3][4]



Vio漏電流忽大忽小

    所以當量測Vio的時候,DATACLK如果處在這段曖昧的電壓範圍,Vio就會有明顯的漏電,因為當DATACLKfloating的時候,本身Slave端是Gate會看到高阻值,如果沒有設計pull-uppull-down電阻,電荷被一直維持住直到下次Master強制拉高或拉低。

    系統上如果Transceiver (Master)在不工作的時候被分配高阻抗(floating)狀況,此時有可能會有漏電的情形發生,當你用電錶去量測DATA or CLK的時候,因為電錶的阻抗會提共一個放電路徑,變成一個Pull-Dwon 電阻的做用,所以常常你會發現點下去電流又正常了,但放開還是正常的。

    所以在量測RFFE Vio漏電為什麼要給定DataCLK一個特定的電位,不然這個殘壓是不能預測與控制,量測到的亮點與漏電流都是…”正常行為

 



    最後有朋友如果有疑問是不是在反相器之前接個史密特Schmitt-trigger這沒有這個問題了,其實也是會有只是發現的電壓與與range會有所不同,有興趣的朋友可以看看[5][6]

 

參考文獻

[1] What is a CMOS Logic IC?

https://toshiba.semicon-storage.com/us/semiconductor/knowledge/e-learning/cmos-logic-basics/chap2/chap2-1.html

[2] MOSFET Amplifier

https://www.electronics-tutorials.ws/amplifier/mosfet-amplifier.html

[3] Low-Power IC Design: Techniques and Best Practices

https://www.ansys.com/blog/low-power-ic-design-techniques-best-practices

[4] Power Consumption in CMOS Circuits, Short-circuit power

https://www.intechopen.com/chapters/82415

[5] https://www.ti.com/video/5794892144001

https://www.ti.com/video/5794892144001

[6] https://www.youtube.com/watch?v=PJoZmUiW9NM

Advanced VLSI Design: Interfacing Circuits – Part-2, Schmitt Triggers

熱門文章