射頻前端模組耦合器耦合口Couple Port與隔離口Isolated Port用途? 如何量測天線阻抗與等校入射功率

 內建耦合器射頻前端模組

    耦合器Coupler是射頻領域非常實用的一個元件，無論是實驗室量測[1]或手機射頻前端模組RFFE框圖都會看到耦合器的身影，例如下圖[2] RADROCK P5N or P7L的解決方案框圖，分別在TXM路徑上與Sub6G模組都有內建耦合器，值觀上耦合器在系統上的用途為就是監控功率放大器輸出的功率來達成閉迴路控制，但[1]的時候討論過如果PA本身輸出阻抗Z_out­不是50Ω這時候耦合口(CPL)監控到的功率直接加個耦合係數(coupler factor)會得到一個沒有意義的數據，實際應用上還要做一些處理。

待測物輸出與負載非50Ω

    部分朋友會認為一個理想的耦合器量測到的耦合功率就是負載都在50Ω狀態下的功率，這在大部分量測實驗室量測架設是對的，想想看在實驗室量測除了待測物DUT本身阻抗是未知，其他的設備都是設計在50Ω的條件下，以用設計一個理想20dB Hybrid Coupler [3]來做幾個實驗看看耦合器的到底量測到什麼?

實驗1: 輸入功率為1W 30dBm, 輸入IN與輸出THRU皆為 50Ω

    實驗1是耦合器的標準應用場景，因為4個端口都是50Ω負載，輸入訊號源為訊號產生器設定30dBm，此時量測到耦合端的功率為10dBm，因為已知Coupler特性，所以可以很輕易計算出:

Pavs : 10+20=30dBm

PL (Thru Power): Pavs – 0.044 = 29.96dBm

實驗2: 輸入功率為1W 30dBm, 輸入為50Ω, 輸出失配

    實驗2在輸出端(THRU)並聯一個電感，使輸出端Γ_L ~0.707也就是有一半的功率入射一半的功率反射，此時CPL口量測到的功率為10dBm，輸出功率THRU量測到26.97dBm，因為已知耦合係數為20dB，所以會很自然的計算訊號源有效輸入功率為:

Pavs : CPL_dBm + Coupling Factor = 10+20=30dBm

P_L (Thru Power): Pavs – 0.044 = 29.96dBm

以上Pavs與P_L兩個結果都與實際量測結果不符合，相差了3dB左右，因為這裡是故意設計輸出失配為3dB，應用上因為已經確定訊號源(IN)為50 Ω，這個實驗無論輸出失配情況如何，耦合端CPL都會量測到10dBm，這個結果能提供的資源為:

“訊號源傳遞到50Ω負載的功率大小”

應用上可以參考射頻前端應用框圖TXM位置，實際上我們不知道天線使用狀態下的負載，因為手機天線負載會隨著手機握持姿勢相關，多少功率入射到天線負載端是更有用的資訊。

 

實驗3: 輸入功率為1W 30dBm, 輸入失配, 輸出為 50Ω

    實驗3改成在輸入端口並聯電容器Cap，使輸入端Γ_S~0.707, 這個狀況下雖然訊號源設定不變，但因為輸入端口失配的原因實際上只有一半的功率30-3=27dBm進入耦合器，此時CPL口量測到7dBm，所以推算出

Pavs : 7+20=27dBm

PL (Thru Power): Pavs – 0.044 = 26.96dBm

如果已經知道輸出端口(THRU)為50 Ω，此時耦合端口功率(CPL)與輸出功率(THRU)會呈現以下關係:

Pout = CPL (dBm) + 20*log(k1) + 20*log(α)

這時候Coupler跟功率分配器(Power Divider)作用差不多 , 監控此時CPL端口功率得到的資訊為:

”訊號源傳遞到50 Ω系統功率 (與實驗2相同)”

 

實驗4: 輸出功率為1W 30dBm, 輸入與輸出失配

    實驗4在輸入端口與輸出端口分別並聯電感與電容，使輸入端Γ_S ~0.707與輸出端Γ_L~0.707, 這個時候耦合端口(CPL)監控到功率為3.52dBm，那這個數據代表什麼?

CPL + Coupling Factor = 3.52+20=23.52dBm

這個數據並不等於有效輸入功率Pavs 或傳遞到負載端的功率(THRU) PL，那這個讀數似乎沒有什麼作用呢? 這代表在非50 Ω耦合器就無用武之地了嗎?

 

回顧一下應用框圖，耦合器除了耦合端(CPL)還有一個隔離端口(ISO)，當輸出端非50 Ω (如實驗2)可以觀察到隔離端(ISO)數值並非接近0或負很大(dBm)，在系統應用上天線負載是動態未知，PA的輸出阻抗也並非50 Ω，而且在不同輸出狀態下也是動態，系統可以量測到耦合端CPL與隔離端ISO的輸出功率，那這些數據可以做些什麼呢?

      當然這是有用途的，可以量測推算負載阻抗Γ_L如果搭配Antenna Tuner進行調整[4]，或調整功率放大器功率保護或增加輻射效率。

插播廣告 “銳石創芯RadRock天線調諧器 Antenna Tuner 40V ~ 80V已經量產，歡迎好朋友諮詢”

如何得到實際傳遞到天線負載有效功率P_L?

    那實際上要如何計算呢? 這裡用一個理想的耦合器模型來簡化計算過程，耦合器本身都是匹配到50Ω，當訊號由輸入端IN來會有k1的訊號耦合到耦合端(CPL)，沒有訊號會洩漏到隔離端口，也就是d1接近0，輸入(IN)到輸出(THRU)會有α倍的衰減，且此耦合器結構對稱，當訊號從輸出端入射(OUT)，會有k1能量洩漏到隔離端口(ISO)，從輸出(OUT)到輸入(IN)會有α倍的衰減。

訊號流分析

    把輸入與輸出負載接到耦合器兩端，輸入為功率放大器端阻抗Z_S與輸出負載端阻抗為Z_L，這裡注意的重點是負載阻抗Z_L，我們在意的是多少功率會傳遞到負載? 當然實際上負載會有能量衰耗，但這不重要因為比例是不變的，如果要整個輻射功率要增大，放大器不變的情況下那進到負載的總功率就要增加。

    下圖是整個訊號流分析流程[5]，當訊號從左邊輸入Pin，一開始會碰到50Ω介面部分能量反射部分能量入射，有效入射功率為P_inT_S，接著通過耦合器部分能量有k倍流到耦合端(CPL)，剩下持續往前走衰減α倍後到負載端Z_L，這時候訊號有Γ_L反射剩下能量走入等校負載Z_­L。

    反射回來的能量PinT_sαΓ_L往回走，一樣有k倍的能量分到隔離端(ISO)，另外部分能量走回到輸入面，此時有Γ_S訊號又反射回去，就這樣循環下去，可以把全部功率累積起來，計算出最後穩態的功率大小。

    整理一下耦合口(CPL)、輸出口(THRU)與隔離口(ISO)的功率值由幾個固定參數組成，另外20dB耦合器的係數α理論值為0.995，為了方便也可以直接假設α=1，所以在已知的負載阻抗50Ω量測出耦合端CPL與輸出端THRU功率，兩個相除可以得到近似的k。

    當負載是一個未知的天線負載Z_L的時候，量測到耦合端口功率P_CPL與隔離端口功率 P_ISO，兩個相除可以得到負載反射係數Γ_L，所以這時候Antenna Tuner的作用就來了，可以調整讓反射係數最低達到輻射功率最大化，有沒有想到之前的榮耀honor C1阿。

    最後我們想要知道傳遞到天線的實際功率多少呢? P_L公式中還有一個未知數Γ_S，這時候把P_L與P_CPL兩個相除，剩下的變數只剩下k, α與Γ_L，而且Γ_L透過上面的計算已經得出。

 

    用實驗4的架設，假設已知參數α = 1, k=0.1 (20dB)，並且量測到耦合端口(P_CPL)與隔離端口功率(P_ISO) ，利用上面剛剛推導的公式可以得出功率入射到負載端的功率為20.58dBm，這與實際20.49dBm相差不到0.1dB。

 

    以上的計算都還沒考慮到耦合器方向性的問題，但整個推導概念是類似的，耦合器是個實驗是常見的配件，但有時候到底量測到什麼會有點糊里糊塗，另外PA測試經常測試諧波與雜散，大部分的架設會如下，所以如果有以上概念，那以下架設你有沒有發現什麼問題呢! 要如何補償fundamental frequency, harmonics與spur的loss呢?

參考

[1] 功率放大器Load Pull負載推移量測：耦合器Coupler該放在哪裡？

 https://emilymacgyfu.blogspot.com/2021/06/load-pull-direction-coupler.html   

[2] RadRock RFFE Solution

http://www.radrocktech.com/solution/i-16/

[3] Microwave101.com, Branchline Couplers

https://www.microwaves101.com/encyclopedias/branchline-couplers

[4] 榮耀Magic5 Pro所謂的射頻增強晶片C1會是什麼東西？

https://emilymacgyfu.blogspot.com/2023/03/honor-magic5-proc1antenna-tuner.html

[5] Signal Flow Self-Loop，訊號流, 自迴圈，天線阻抗平面轉移

https://emilymacgyfu.blogspot.com/2021/10/signal-flow-self-loop.html

 

ESD (IEC 61000-4-2, HBM, CDM)與 浪湧Surge 61000-4-5測試，為什麼燒融燒黑的失效就叫做EOS過流失效，燒一小點就是ESD過壓失效？

前言

        ESD可靠性測試......產品上市前的最後一哩路，讓無數工程師大聲吶喊WTF的問題，電子業從IC到產品，一定都會接觸到ESD的個問題，終端產品成品會用ESD槍( IEC 61000-4-2)來模擬環境的靜電傷害，IC單體則會用HBM(JEDEC/MIL)來類比生產過程的靜電等級，或測試插座突破Surge/IEC 61000-4-5的標準，在測試訊號上原理基本都是相同，先針對機器內部電容充電到指定電壓後，然後再對待測物放電(Discharge)，就如同電池有正負電極一樣，HBM, ESD Gun或Surge等都是紅黑訊號接到待測物的兩端點進行放電。

        以下是HBM與ESD Gun/IEC 61000-4-2的簡易模型，這兩個標準最大的差異在充電的電容大小與放電路徑上面的電阻值，你可以質疑HBM (Human Body…)都說Human Body了這等校模型能代表全部的狀況嗎？ 當然不行這個測試只適用這個情況，現實狀況的放電模型是多變，但這標準測試還有比較上的意義。

“所有標準的目的是讓製造商有一個相同的環境下進行”

 

Simple HBM vs IEC 61000-4-2

以上面簡單的HBM與ESD Gun (IEC 61000-4-2)舉例，假設兩個模型內部電容都分別充電到8000V，待測物DUT因為ESD訊號被觸發在瞬間呈現短路0Ω，此時流過待測物的瞬間電流最大分別為:

         HBM:         8000V/1500R=5.33A
        ESD Gun:    8000V/330R =24.24A

        可以看出來一樣是1000V的測試，不同的標準下最大電流會相差5倍，實際電路以我工作經驗也大概會差3倍以上，但這差異並不是絕對，每個電路狀況可能不太一樣，就跟冬天時候有人容易被靜電電到，有人就不容易被電到感覺一樣。

ESD Gun IEC 61000-4-2 真實波形

        上面比較簡易模型HBM與實際ESD Gun輸出的波形[1]相比，真實的IEC 61000-4-2 短路電流會在10ns左右沖到最高，然後在20ns左右會有一個次高電流平臺，想想這個短路電流波形用150pF 加上330Ω的簡易模型是跑不出來的。

這裡參考[2][3]中的IEC 61000-4-2 spice model，與簡易模型相比核心是相似都是對150pF與330放電路徑，但這個複雜模型多了電感與一個小旁路電容8pF，我們先看一下開路電壓波形，下圖是針對這兩種模型，電容先充電到8000V，然後對1MΩ放電，兩者的開路電壓看不出什麼差異。

        我們把負載設定成短路，觀察流過DUT的電流如下，兩者的差距就出現了，因為電感的存在，實際瞬間放電電流會比間單模型來的高，但時間很短，總放電功率是一樣的，因為主要儲存電荷的電容還是維持在150pF。

EOS浪湧Surge IEC 61000-4-5

        另外一個經常聽到的失效測試為浪湧Surge，但常常會有一種說法:

 “這整個都燒黑了，這失效行為是EOS過流失效，不是ESD過壓失效,  所以元件燒黑就是過流EOS造成，不是過壓？”

這句話也不能說不對，因為會燒黑一定是有大電流流過，但要有大電流也要有對應的電壓才能形成，這有點像互為因果關係。

大電壓 > 導通 > 大電流 > 燒黑..

所以大電流與大電壓其實可以說是在講同一件事情，但為什麼還分ESD測試與EOS浪湧測試呢？

        EOS的等校模型[1]如下，跟HBM與ESD Gun槍比較起來好像複雜很多，多了電阻Rs1, Rm, Rs2與電感Lr，源頭也是電容Cc先充電到指定電壓，然後S1對電阻放電，好像也沒什麼特別的，為什麼這個會特別容易把元件燒黑呢？

       下圖我們把ESD槍與浪湧Surge對一個高阻抗負載放電300V，兩者的Vpeak電壓都為300V，而且ESD槍的電壓還維持久一點。

        這裡假設電壓導致元件突然導通，導通電阻為0.1Ω，此時ESD Gun電流只有1.2A而且時間非常短，浪湧模式電流高達75A切維持超過數十微秒，就跟人被電到一樣，重點是流過的電流是多少，在高的電壓如果不能提供足夠大與足夠久的電流，元件是不會受到多大的傷害。

        所以回到本質問題，無論是ESD槍或浪湧測試，會讓元件掛的都是電壓超過元件的耐受電壓，ESD失效是瞬間功耗高但時間短，所以元件最弱的位置會瞬間燒穿後，能量無以為繼所以不會看到整個元件燒黑。

CDM Charge Device Mode行為模式

        CDM Charge Device Mode就沒辦法像上面的測試一樣，可以拉出兩根紅黑線接上兩個IO pin這麼單純，CDM主要精神是在模擬元件在還組裝過程，因為環境沒有控制好累積靜電電荷在元件身上。

        在與主機板PCB碰觸的瞬間造成的放電現象，如果你冬天常被”靜電”電到就更容易理解，身上因為種種遠因累積了大量電荷，這些電荷平常摸木頭等絕緣表面的時候會留在原處不動，但一旦有機會接觸導體比方說喇叭鎖門把，鐵櫃甚至拉鍊等就會迅速移動也就是大電流產生，雖然瞬間電流很大但時間很短，所以總能量並不大，就是會叫一下，不然不就冬天一到不就一堆人被靜電電成黑炭........

CDM校正電路模型

        所有標準都一樣必須要能夠可執行與複製(executable and reproducible)，所以JEDEC/AEC就規範了標準測試方法來模擬CDM的行為模式，為了要模擬CDM的行為，我們先講一下測試環境，一塊很大的金屬充電板Charge Plate與待測物隔著一個FR4絕緣材質(規範中有定義其厚度)，校正模組為一塊圓形金屬塊，但放置在FR4上面與Charge Plate之間電容量CDG為4pF. (這一點就JEDEC and AEC就都規範不同的校正電容，但骨子裡是一樣的原理)。
       

CDM放電模型

 

Field Charge and Filed Induced 充電行為, 初始條件Initial Condition

          CDM是在模擬元件在生產過程中累積的電荷沒有正常被釋放掉導致的放電行為，我們先拿Cal Kit當作待測物，放置在Filed Plate上面後，然後開啟HV高壓電源供應器，上面的探針還沒點到校正金屬圓盤(Cal Kit Metal)。

        整個電路會有三個基本電容CDF, CDG與CFG,。CDF不用說就是DUT與Filed之間的等校電容量，在這裡我們以[4] AEC 4pF為例，CDG則是與上面GND Plate等校的電容量，但這個通常要遠小於CDG，另外一個是CFG則是上方的GND Metal與下面的Filed Metal等校的電容值，這個值就取決Pogo pin的長度與GND Plate的面積(平板電容公式)，這裡我沒有找到一個明確的數值，但有一篇blog[2]]有提到EM模擬約16pF，我們姑且先用16pF來觀察。

        下面以250V為例子，VDUT最後穩定的電壓與CDF and CDG相關，但因為CDG都很小，最以一般來說DUT都會很接近250V。

初始條件Initial Condition

 

Pogo Pin等校電路與放電waveform

         下圖AEC_Q100-011C1檔[4][5]中有規範校正電路的放電電流波形(Current Waveform)，可以看出來電流有Dampping的現象，這也代表整個放電路徑中要有電感Inductor存在，否怎一個RC充放電網路是不會有Damping(上下擺動)的行為。

AEC_Q100-011C1

         再來就是湊答案的過程，因為無論是JEDEC or AEC沒有明確定義出Pogo pin寄生的電感與電阻值，這裡我拿[2]裡面提到的數值來參考，L=9nH, R=26Ω，跑起來的Current Waveform Ip = 6A，結果跟規格還有差異，但整個形狀就差不多是這樣，最後就是修一下Pogo的參數(物理參數)來達到規範的放電規格，所以每一個流派就會有不同模型。

 

不好捉摸的Field Charge行為

        從CDM校正板的放電模型可以理解整個Device充放電的機制，所以也沒有一台CDM generators能夠伸出一正一負的紅黑線來執行驗證，整個驗證需要一台高壓電源供應器與對應的充電板Field Charge Plate與Pogo Pin與對應的置具平臺。

        另外直觀上可以知道CDM的放電鋒值電流Peak會遠高於HBM or ESD Gun，但時間短很多<1ns，但瞬間即是永恆，傷害一旦而且實際電路放電行在Spice Model上面的描述就變得更為複雜，放電路徑可能變得很多元，不良樣品分析與改善對策也相對於HBM/Surge/ESD Gun來的複雜。
     
     

 

參考文獻

[1] Wikipedia, IEC 61000-4-5

https://en.wikipedia.org/wiki/IEC_61000-4-5

[2] A SIMPLE SPICE ESD GENERATOR CIRCUIT BASED ON IEC61000-4-2 STANDARD
https://youspice.com/simple-spice-esd-generator-circuit-based-on-iec61000-4-2-standard/

 [3] Simulating Small Device CDM Using Spice

https://incompliancemag.com/article/simulating-small-device-cdm-using-spice/

[4] AEC, AEC - Q100-011 Rev-C1, CHARGED DEVICE MODEL (CDM), ELECTROSTATIC DISCHARGE TEST
http://www.aecouncil.com/Documents/AEC_Q100-011C1.pdf
[5] IEEE, Predict the Product Specific CDM Stress Using Measurement-based Models of CDM Discharge Heads
[6] Qorvo, SEED Methodology for Optimizing an ESD RF Front-End Design
https://www.qorvo.com/design-hub/blog/seed-methodology-for-optimizing-an-esd-rf-front-end-design
[7] IEEE,Progress Towards a Joint ESDA/JEDEC CDM Standard:Methods, Experiments, and Results

自然數e為什麼叫做自然數？

Euler's Number 自然指數常數 e 2.718281828...

        微分方程在計算指數函數的時候，一切一切的關鍵都是這個基數為e的指數函數，最後把sine wave (sin(t) cost(t))整個牽連再一起，在學微分方程的時候通常會直接把一下關係式背下來，e的指數函數微分會等於自己。

        那為什麼e = 2.718281828...這麼特別，e為什麼叫做自然指數，我的印象中就是從複利公式的計算上得到[1] YouTube 李永樂老師講自然對數的底e ，然後就說細菌的複製1變2，2變4...自然界的增長都是有這個規律，說實在我實在沒辦法理解。

        後來看了[2] 3Blue1Brown What's so special about Euler's number e?還有[3] ShannMath 自然對數與一般指數的微分 才有喔原來如此的感覺，快速過一下影片的內容，例如M(t)為基數2的函數對它微分微分再微分，從微分的基本定義出發可以推導出無限微分後會等於函數自己乘上一個常數。

        這個原則可以套用在任何實數的指數，我們用Excel dt = 1/1000畫出C與K的關係圖，可以知道有一個實數C會讓K剛好等於1，這其實也就代表如果以這個實數為底無論微分幾次都會等於自己。

        當然這個數就是著名的e=2.718281828......也被證明是各無理數，到這裡還不能說明它的重要性與為什麼叫做Natural Number的理由，透過指數的數學關係，可以把任意的實數都改寫成e為基數的函數，這是很"自然"的動作，這樣的轉換並沒有變動函數的任何特性，只是這樣的轉換可以讓指數函數在微分與積分的過程中還可以觀察出原本函數的根是什麼，這麼說其實蠻有道理的，你沒有改變真理你只是改變觀察的角度，很推薦中央大學單維彰教授的線上課程，有空的時候可以配便當看一下，說不定可以發現一些之前自己沒注意到的事情。

參考文獻

[1] YouTube 李永樂老師講自然對數的底e
[2] YouTube 3Blue1Brown What's so special about Euler's number e?
[3] YouTube ShannMath 自然對數與一般指數的微分