2025年7月6日 星期日

射頻小技巧 負值元件電感與電容與負長度傳輸線(negative inductor, capacitor and negative length TL) 用來S參數去嵌(De-Embedding)

 

        身為一個射頻工程師,阻抗匹配幾乎是基本生活技能,但有時候並非要匹配到共軛點或50阻抗上,例如Power Amplifier功率放大器Load-Pull資料可能需要在最大效率點與最低EVM最佳線性度點上取捨Low Noise Amplifier低雜訊放大器則可能是在最低雜指數NF點與最大增益Gain點之間,進行系統預算取捨哪一點可能得到最好的特性,如下圖示意圖所示。



    一般消費電子常見的頻欲範圍是從700MHz 一直到2700MHz通稱Sub 3G,或延伸到頻率從3.3GHz5.9GHz通稱Sub 6G,實務上的作法會用網路分析儀校正後然後用銅管量測一次開路阻抗用網路(Port Extension),然後開始把量測到的S參數丟到EDA工具裡面進行預估,一般工作上並不需要太過精準,只要反射係數Γ與相位在查不多位置例如10% 的範圍內,差一點後面看著量測結果進行調整即可,但有時候差異過大有些朋友就不知道如何下手,整個過程都在盲調,這時候就需要一些De-Embedding的小技巧,這邊如果對細節有興趣的朋友可以延伸閱讀DM Pozar 微波工程[1] Keysight士德科技知呼的文章 [2]

      



 

        有些細心的朋友可能也看到問題的原因,量測的S1P與實際匹配位置並非一樣,會多了串聯0與一個併聯元件的空焊盤(PAD),這一段物理模型可以用串聯電感來等校0與併聯電容來等校空PAD的寄生效應,或也可以近似看成一段傳輸線。



       例如一個 實際負載S1P’為一個25, 串聯一個1pF與一段傳輸線10mm的傳輸線組成,量測上S1P則多包含了不想要的寄生網路(unwanted):

 Series 0.25pF Shunt 1nH

量測到S1P目標是將2GHz的阻抗點匹配到50,用EDA軟體或手動計算一下得到一個L型的匹配網路,串聯120pF與併聯1.8nH如下圖藍色S11與匹配後紅色S22



 

        但實際電路並沒有unwanted這一段電路,實際量測會發現匹配後會落在Γ =0.66. θ = 88deg的位置,這個與預期的阻抗位置差異挺大,這時為了趕著下班用著只好用10年練的手速把Sample Kits的電容電感全部量測一遍,或想些辦法把量測上的unwanted的網路移除(de-embedding)



        在量測的S1P前面套用一個合理的網路,這個案例只要加上一個現實中不存在的負電感negative inductor與負電容negative capacitor就可以把非理想的網路中和掉,例如兩個串聯元件的阻抗Z1=R1+jX1Z1=R2+jX2,等校上阻抗(Impedance)就是直接相加,如果是併聯元件就是轉成導納(Admittance)相加:

Z=Z1+Z2=(R1+R2)+j*(X1+X2)

G=G1+G2=(G1+G2)+j(B1+B2)

串聯元件希望Z為零也就是短路,併聯元件則是導納變成零也就是開路的狀態。



 

所以依照實際情況猜測這unwanted的網路應該長什麼樣子,數值方面只要在軟體上調整一下就可以很快得到負電容與負電容的數值。

 



        其實類似的方法也可以用負長度的傳輸線來近似,說負長度好像有點Low,學術一點可以說Left Handed Transmission Line [3],物理上傳輸線都可以用Low Pass Filter模型來等校[4],但如果你用High Pass Filter 來等校,數學上你會得到一個物理特性相同但相位相反,可以等校為負長度的傳輸線,有興趣的朋友可以延伸閱讀相關資料,之前挺多這類行的文章。

       剛剛以上的動作其實跟網路分析儀的Port Extension是一樣的,從這個例子來只需要一個負6mm的理想傳輸線可以得到非常近似的結果,但還是沒辦法完全重疊,有些朋友在做Port Extension會常發現無論怎麼調整,總是沒辦法讓開路阻抗縮成一點,頻率高的時候總是會繞出去,其實原因也就是這個,實際狀況並不完全是一段完美的傳輸線模型,如果要精準量測Port Extension會不太夠用,但大部分時間是夠的。

        只是有時候量測上沒辦法直接量目標點,即使用了Port Extension會有一些多出的額外結構,這時候可以事情況使用一些負值的元件來進行中和或去嵌處理,這就像回播一樣有時候會讓你看清楚更多細節。

1.      負電容Negative Capacitor

2.      負電感 Negative Inductor

3.      負長度傳輸線 Negative Length Transmission Line

 



參考資料

[1] David_M_Pozar, “Microwave_Engineering_ _4ed_Wiley, Chapter 4.5 “SIGNAL FLOW GRAPHS”, page 194 ~ 202.

[2] Keysight知乎, “De-embeddingEmbedding是什么意思?De-embedding去嵌入式原理和技术/应用

https://zhuanlan.zhihu.com/p/698974209

[3] Scientific Reports, “Bandwidth and gain enhancement of composite right left handed metamaterial transmission line planar antenna employing a non foster impedance matching circuit board.”

https://www.nature.com/articles/s41598-021-86973-x

[4] MacGyFu知乎, “射频传输线SPICE, 电容(Cap)+电感(Ind) 等校模型, 阶数与讯号完整性 (Bandwidth, Propagation Delay)”

https://zhuanlan.zhihu.com/p/656674252

 

 

 

2025年5月14日 星期三

讀書筆記: OnMicro應用於手機設備的Doherty PA+Transformer-based線性功率放大器模組"Advanced Doherty Power Amplifier Architectures for 5G Handset Applications: A Comprehensive Review of Linearity, Back-Off Efficiency, Bandwidth, and Thermal Management"

最近看到了一文章來自北京昂瑞微OnMicro的文章 “Advanced Doherty Power Amplifier Architectures for 5G Handset Applications: A Comprehensive Review of Linearity, Back-Off Efficiency, Bandwidth, and Thermal Management”

文章来源: https://www.mdpi.com/2674-0729/4/2/20

檢視了目前手机高線性度與高效率PA設計遇到的挑戰點與設計重點,雖然這篇文章是把自己家已經量產的產品拿出來講,但裡面有些知識點寫的不錯,我想這篇文章除了發表在期刊外,應該也會弄成了一份精美的投影片在個大手機終端的技術交流會議上出現,手機製造商工程師還蠻喜歡這種技術交流會議,不然只有去秀特性說自己產品好棒棒,工程師會直接說你跟採購談好了嗎?價格OK吧?你有沒有好棒棒關他什麼事 XD

        文章寫了挺清晰的,把目前行業的PA設計最紅的議題都有點到:

1. DPA線性度的挑戰

2. 3.4V設計與頻寬的挑戰

3. 晶片熱管理

可能有人會說不定廠商有藏一些,不然都講出來別人不就抄襲走了?我個人主觀的看法是這已經是量產的產品,需要專利保護的我想早就申請專利,功率放大器的電路跟數位電路相比,要做逆向工程Reverse Engineering是相對容易很多, 電路架構是很容易被看透的,除非有人整個照抄(制程材料都用一樣),不然很多時候你知道架構是怎樣你卻不一定做的出來一樣特性的產品,或做出來的成本與品質都還有一段差異。

 

 

 

 

一張含有 文字, 圖表, 方案, 地圖 的圖片

AI 產生的內容可能不正確。

 

       文章用了5G N78/N77超寬頻3.3GHz ~ 4.2GHzPAMiF來展示, 架構是採用Doherty Power Amplifier DPA + Transformer-based (or Differential Amplifier),這架構2023年前年的時候SKY量產過N78/N77功率放大器模組也用了相同的設計就夠與概念(如下圖SKY專利截圖),如果要在往回推DPA在基地台功率放大器也是常見的設計,但把這架構塞到平常生活中手機裡面,這個還真的可以說是相當少見。

https://zhuanlan.zhihu.com/p/639056460

一張含有 圖表, 文字, 方案, 工程製圖 的圖片

AI 產生的內容可能不正確。

        但為什麼需要Doherty PA這種特殊的架構把事情搞麻煩呢? DPA可以看起兩個功率放大器單元的功率合併架構Power Combination Topology, 常見的有平衡式功率放大器(Balance Power Amplifier), 差分放大器(Differential Transformer-based)或簡單暴力用Wilkinson Power Combiner直接合併方法:

功率放大器功率合併常見方法: https://zhuanlan.zhihu.com/p/639056460

 裡面的放大器單元可以是傳統放大器的Class A, AB, J甚至是另外一組差分放大器組(兩顆一套),所以就會有差分合路後又差分差分又差分的雙差分架構

        Class A, AB, B, C, J這種非開關形式的放大器都有一個特點,效率最大值會發生在功率輸出最大值附近,但數位調變波形4G/5G OFDM來說,如果Prated 24dBm那最大功率可能有24+6(PAR) 30dBm, 所以功率放大器必須要能有30dBm的輸出特性來維持訊號的線性度,但回退到24dBm效率會惡化嚴重,所以很多PA架構就是在解決這個問題,DPA就是其中一個經典的架構。

一張含有 文字, 圖表, 螢幕擷取畫面, 方案 的圖片

AI 產生的內容可能不正確。

文章不錯有興趣的朋友自己下載來看,如果是強勢甲方的朋友應該可以請他們來公司上課XD,但文章有一些點不知道為什麼,雖然文章中有提到回退功率OBO 6dB比傳統Class AB曲線好了5-10%PAE vs Pout曲線跟理想的DPA曲線有雙鋒還是有點落差,不知道這是不是因為會了要滿足:

不用DPD Digital Predistortion下能夠滿足線性度的需求

所以最後特性才會變得沒那麼DPA? 如果是就點可惜,如果能平台 DPD演算法,才能完整發揮DPA的完整實力,這個在WiFi FEM市場已經往這方向走去 (Non-Linear FEM),但手機射頻前端量太大了,到底平台廠商要找誰來最佳化,這裡面可能水太深利益複雜一時之間可能也搞不定。

一張含有 文字, 圖表, 螢幕擷取畫面, 行 的圖片

AI 產生的內容可能不正確。

另外文章中有一點實在看的怪怪,目前HBT設計分成Bond-Wire and Flip-Chip兩種,個人也覺得Flip-Chip優點很多,但設計能度也相對高,昂瑞微的朋友是不是不熟悉Bond-Wire HBT的設計,所以想不到優點也不用把Thermal Resistance硬塞在Advantage阿,Bond-Wire設計有點可以說

設計彈性大,工程調整空間多說白話一點就是模擬不太准沒關係,後面實驗室可以透過Wire-Bond微調才數,Flip-Chip就比較考驗設計模擬了,回來能夠微調的空間少很多。

一張含有 文字, 螢幕擷取畫面, 字型, 數字 的圖片

AI 產生的內容可能不正確。

熱門文章